A Method for Synchronous Dataflow Retiming A Sergiyenko, A Serhienko, A Simonenko IEEE First Ukraine Conference on Electrical and Computer Engineering (UKRCON …, 2017 | 11 | 2017 |
Digital Filter Design using VHDL A Sergiyenko, A Serhienko Fifth International Conference "High Performance Computing" HPC-UA 2018, 123-126, 2018 | 7 | 2018 |
VHDL Generation of Optimized IIR Filters A Sergiyenko, A Serhienko 2019 IEEE 2nd Ukraine Conference on Electrical and Computer Engineering Lviv …, 2019 | 6 | 2019 |
Genetic Programming of Pipelined Datapaths for FPGA A Sergiyenko, A Serhienko, V Romankevich 2020 IEEE 40 th INTERNATIONAL CONFERENCE ON ELECTRONICS AND NANOTECHNOLOGY …, 2020 | 3 | 2020 |
Modules for pipelined mixed radix FFT processors A Sergiyenko, A Serhienko International Journal of Reconfigurable Computing 2016, 2016 | 2 | 2016 |
Design of data buffers in field programmablr gate arrays A Sergiyenko, P Serhiienko, I Mozghovyi, A Molchanova National Technical University of Ukraine" Igor Sikorsky Kyiv Polytechnic …, 2022 | 1 | 2022 |
Genetic Programming of Discrete Cosine Transform Processors A Sergiyenko, A Serhienko, V Romankevich 6-th International Conference on High-Performance Computing (HPC-UA 2020), 1-6, 2020 | 1 | 2020 |
Генетичне програмування спеціалізованих конвеєрних пристроїв АМ Сергієнко, АА Сергієнко, ВО Романкевич Електронне моделювання 42 (2), 25-40, 2020 | 1 | 2020 |
Formalization of the concept of adaptive tasks mapping in the reconfigurable computers on FPGA I Klymenko, V Tkachenko, A Serhienko, Y Kulakov EasternEuropean Journal of Enterprise Technologies 2 (9-92), 20-28, 2018 | 1 | 2018 |
Computing Pythagorean triples in FPGA A Sergiyenko, A Sergiyenko Third International Conference "High Performance Computing" HPC-UA 2013, 347-349, 2013 | 1* | 2013 |
Комп'ютерна дискретна математика АМ Сергієнко, АА Молчанова, ВО Романкевич КПІ ім. Ігоря Сікорського, 2022 | | 2022 |
Multiplierless IIR filter design for FPGA A Sergiyenko, A Serhienko, U Michael ICSFTI2020, 9-15, 2020 | | 2020 |
Complexity Reduced IIR Filter Design for FPGA A Sergiyenko, A Serhienko 2020 IEEE 2nd International Conference on System Analysis & Intelligent …, 2020 | | 2020 |
Моделирование волновых процессов с помощью волновых фильтров АМ Сергиенко, АА Сергиенко Моделювання-2018, 224-227, 2018 | | 2018 |
Генетичне програмування опису конвеєра даних мовою VHDL АМ Сергієнко, ВО Романкевич, АА Сергієнко Прикладна математика та комп'ютинг. ПМК, 2018 : десята наук. конф …, 2018 | | 2018 |
ФІЛЬТРИ ЗІ СКІНЧЕННОЮ ХАРАКТЕРИСТИКОЮ З МІНІМІЗОВАНИМИ АПАРАТНИМИ ВИТРАТАМИ S Anatoliy, MR Quasim, AA Serhienko The International Conference on Security, Fault Tolerance, Intelligence, 99-103, 2018 | | 2018 |
Method of the Digital Filter Design using VHDL AM Sergiyenko, AA Serhienko Winter InfoСom Advanced Solutions 2016, 68-69, 2016 | | 2016 |
Реалізація конвеєрних процесорів швидкого перетворення Фур’є у ПЛІС АА Сергієнко Прикладна математика та комп’ютинг — 2016, 128-131, 2016 | | 2016 |
Бібліотека модулів для швидкого перетворення Фурʼє АА Сергієнко, АМ Сергієнко Інформатика та обчислювальна техніка — 2016, 2016 | | 2016 |
Процесор швидкого перетворення Фур'є за простою основою ЯМ Клятченко, АА Сергієнко Всеукраїнська науково-практична інтернет-конференція "Сучасні методи …, 2015 | | 2015 |